ED Sciences Physiques et de l'Ingénieur
Sub-THz power amplifier design methodology integrated on 28nm FD-SOI technology for 6G applications.
by Antoine LHOMEL (Laboratoire de l'Intégration du Matériau au Système)
The defense will take place at 9h30 - Amphithêatre J.P Dom 351 Cours de la Libération, 33405 Talence Cedex, France, UMR 5218 - IMS - Laboratoire de l'Intégration du Matériau au Système
in front of the jury composed of
- Nathalie DELTIMPLE - Professeure des universités - IMS Bordeaux UMR 5218 - IMS - Laboratoire de l'Intégration du Matériau au Système, Université de Bordeaux - Directeur de these
- Guillaume DUCOURNAU - Professeur des universités - Institut d'Electronique, de Microélectronique et de Nanotechnologies (IEMN), UMR-CNRS 8520, Université de Lille - Rapporteur
- Alexandre SILIGARIS - Docteur - CEA Leti - Rapporteur
- François RIVET - Maître de conférences - IMS Bordeaux UMR 5218 - IMS - Laboratoire de l'Intégration du Matériau au Système, Université de Bordeaux - CoDirecteur de these
- Eric KERHERVE - Professeur des universités - IMS Bordeaux UMR 5218 - IMS - Laboratoire de l'Intégration du Matériau au Système, Université de Bordeaux - Examinateur
- Yann DEVAL - Professeur des universités - IMS Bordeaux UMR 5218 - IMS - Laboratoire de l'Intégration du Matériau au Système, Université de Bordeaux - Examinateur
- Andreia CATHELIN - Ingénieure - STMicroelectronics - Examinateur
- Sebastien SADLO - Docteur - STMicroelectronics - Examinateur
The D-band [110 GHz - 170 GHz] is considered for very high-speed communications and the future deployment of 6G. Several technologies, such as III-V or silicon, can be considered. The main advantages of silicon is based in its high integration density and low cost. Therefore, the performances of these technologies have to be assessed in the context of 6G applications. The Power Amplifier is one of the key elements of the Radio-Frequency Front-End. Thus, the 28nm FD-SOI CMOS technology is of great interest due to its high maximum oscillation frequency fmax and good power handling. This work presents the research results related to the design of power amplifiers in 28-nm FD-SOI CMOS technology for the D-band. This thesis explores various gain enhancement methods used in Power Amplifier architectures. Also, it examines power combiner architectures to address the two main challenges in the design of power amplifiers for the D-band. The design methods leading to these architectures, along with the measurement results, are presented.